《VHDL程序设计教程》

VHDL硬件描述语言是数字电路设计者、大规模专用集成电路（ASIC）设计者及电子设计自动化（EDA）工具之间的接口语言，是现代电子设计的基础语言。 本书从语法规则和程序结构两个方面介绍VHDL语言，重点介绍VHDL语言基础及其程序设计，并介绍了VHDL程序设计实验上机指导。全书分为两部分。第1部分主要讲述VHDL程序设计的相关知识，主要内容包括VHDL的语言基础、词法基础、语法基础、程序设计基础、程序设计实践及用VHDL语言进行集成电路设计等。第2部分按照相关的实验教学大纲讲述VHDL程序设计实验上机的相关内容。 本书内容丰富，讲解清楚，并力求较强的实践性和应用性，适合作为高等院校微电子、电子、通信等专业的教材或教学参考书，也可作为数字电路设计人员和大规模集成电路设计人员的工具书和参考书。